MIKROSIRU Xilinx Spartan 6 Example muuntaminen
Johtava älykkäiden, yhdistettyjen ja turvallisten sulautettujen ohjausratkaisujen toimittaja
Luo Libero® SoC Design Suite -projekti
Sijoita muunnoskomentosarja ISE®-projektihakemistoon
python conv_xise_1v0.py -t .xise
Avaa Libero SoC Design Suite ja suorita luotu TCL-skripti
Projekti on luotu, mutta puuttuu:
- IP: BlockRAM, my_clocks
- Arkkitehtoniset peruslohkot: bufg
Jatkuu
Tuetut kohdearkkitehtuurit muuntamista varten
- MPFS: PolarFire® SoC
- MPF: PolarFire FPGA
- M2S: SmartFusion®2
- M2GL: IGLOO®2
- AGL: IGLU
- A3P: ProASIC®3
IGLOO- ja ProASIC3-laitteet vaativat Libero SoC -version 11.9 tai aiemman
Muita Libero SoC:n uusimman version tukemia arkkitehtuureja
Vaihda PLL:t ja DCM:t
- Valitse IP-luettelo Libero ® SoC Design Suitessa
- Luo CCC (Clock Conditioning Circuit) tarvittaville taajuuksille
- Valitse Lisäasetukset"-välilehti nollataksesi
Vaihda yksittäiset kellopuskurit
Mallit sisältävät usein instantiated clock puskurit (BUFG)
- Toimittajakohtaiset kirjastot
- Unisim => smartfusion, smartfusion2,polarfire
Instantioiden vaihto
- BUFG => CLKINT
Dokumentaatio: Macro Library Guide
- SmartFusion®, IGLOO® ja ProASIC®3
- SmartFusion2 ja IGLOO2
- PolarFire ®
Vaihda Block RAM
- Luo uusi LSRAM IP-luettelosta
- Määritä LSRAM
Luo Shim
- Ota olemassa oleva Block RAM -porttikartta
- Luo uusi HDL file
- Mukauta välilevyn porttikartta
Instantoi LSRAM Shimiin
- Ota entiteettiilmoitus IP:stä file
- Yhdistä välilevyportit instanssiin
Päivitä suunnitteluhierarkia
Napsauta Rakenna hierarkia"
Lähteiden integrointi juurisuunnittelun alle
Korjaa HDL-virheet
Suorita synteesi
- Korjaa työkalujen ilmoittamat mahdolliset kirjoitusvirheet
Rajoitukset
Kaksoisnapsauta Hallinnoi rajoituksia"
Syötä ajoitusrajoitukset
Luo johdettuja rajoituksia"
Johdetut rajoitukset:
- Ota PLL-toiminto (kerroin/vaihesiirto)
- Rajoitukset "b ehind" kellon muuttaminen
Napsauta "Johda rajoitukset"
- Täyttää ylimääräiset SDC:t file
Rajoita kellon verkkotunnusten ylityksiä
Määritä nastat
- Rajoitusten johtaja
- Kiinnitä tehtävä taulukon kautta
- Pin-määritys paketin kautta
Toteuta suunnittelu
- Paikka- ja reittisuunnittelu
- Tarkista ajoitus ja sulje ajoitus
(set_false_path kelloverkkotunnuksessa
- Luo bittivirta
Tehty
Nauti uuden FPGA-mallisi pitkäikäisyydestä
2022 Microchip Technology Inc. ja sen tytäryhtiöt
Asiakirjat / Resurssit
 |
MIKROSIRU Xilinx Spartan 6 Example muuntaminen [pdfKäyttöopas Xilinx Spartan 6 Example Conversion, Xilinx, Spartan 6 Example Conversion, esimample muuntaminen |
